

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-25852

(P2006-25852A)

(43) 公開日 平成18年2月2日(2006.2.2)

(51) Int.Cl.	F I	テーマコード (参考)
A 6 1 B 1/04 (2006.01)	A 6 1 B 1/04 3 7 2	2 H 0 4 O
G 0 2 B 23/24 (2006.01)	G 0 2 B 23/24 B	4 C 0 6 1
H 0 4 N 5/225 (2006.01)	H 0 4 N 5/225 D	4 M 1 1 8
H 0 4 N 5/335 (2006.01)	H 0 4 N 5/335 V	5 C 0 2 4
H 0 1 L 27/14 (2006.01)	H 0 1 L 27/14 D	5 C 1 2 2
審査請求 未請求 請求項の数 8 O L (全 10 頁)		

(21) 出願番号 特願2004-204890 (P2004-204890)

(22) 出願日 平成16年7月12日 (2004.7.12)

(71) 出願人 390020248

日本テキサス・インスツルメンツ株式会社
東京都新宿区西新宿六丁目24番1号

(74) 代理人 100098497

弁理士 片寄 恭三

(72) 発明者 山下 友和

茨城県稲敷郡美浦村木原2350 日本テ
キサス・インスツルメンツ株式会社美浦工
場内

Fターム(参考) 2H040 FA13 GA02 GA03

4C061 CC06 LL02 NN01 PP06 SS01

4M118 AA10 AB01 BA10 BA14 HA12

HA22 HA26 HA31

5C024 BX02 EX22 EX23 EX25

5C122 DA26 EA54 FC01 GE06 GE11

GE18 HB09


(54) 【発明の名称】 内視鏡用撮像モジュール

(57) 【要約】

【課題】 外形サイズの小型化が可能な内視鏡用撮像モジュールを提供する。

【解決手段】 内視鏡用撮像モジュール100は、ガラスリッド110と、固体撮像素子120と、固体撮像素子120に近接するように配され、固体撮像素子120との間で電気的なインターフェースを提供するための導電経路を含むセラミック基板130と、複数の端子142を備え、セラミック基板130と対向するように配された半導体集積回路素子140と、半導体集積回路素子140に近接するように配され、少なくとも半導体集積回路素子140との間で電気的なインターフェースを提供するための導電経路を含むセラミック基板150とを含んで構成される。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

ガラス部材と、

ガラス部材の一方の面側に配された固体撮像素子と、

第 1 の主面とこれに対向する第 2 の主面を含み、第 1 の主面が固体撮像素子に近接するように配され、少なくとも固体撮像素子との間で電氣的なインターフェースを提供するための第 1 の接続経路を含む第 1 の基板と、

一方の面に 2 次元的に設けられた複数の端子を含み、当該複数の端子が第 1 の基板の第 2 の主面と対向するように配された半導体集積回路素子と、

第 1 の主面とこれに対向する第 2 の主面を含み、第 1 の主面が半導体集積回路素子に近接するように配され、少なくとも半導体集積回路素子との間で電氣的なインターフェースを提供するための第 2 の接続経路を含む第 2 の基板と、

を含む内視鏡用撮像素子モジュール。

10

【請求項 2】

第 1 の基板は、各層に所望の導電パターンが形成された積層セラミック基板を含み、第 1 の基板は、第 1 の主面と第 2 の主面とを接続する側面に前記導電パターンにより形成された複数の側面端子部と、少なくとも第 1 または第 2 の主面に前記導電パターンにより形成された複数の端子部とを含み、第 1 の接続経路は、複数の側面端子部と複数の端子部との間に複数の接続経路を含む、請求項 1 に記載の内視鏡用撮像素子モジュール。

【請求項 3】

第 2 の基板は、各層に所望の導電パターンが形成された積層セラミック基板を含み、第 2 の基板は、第 1 の主面と第 2 の主面とを接続する側面に前記導電パターンにより形成された複数の側面端子部と、少なくとも第 1 または第 2 の主面に前記導電パターンにより形成された複数の端子部とを含み、第 2 の接続経路は、複数の側面端子部と複数の端子部との間に複数の接続経路を含む、請求項 1 に記載の内視鏡用撮像素子モジュール。

20

【請求項 4】

固体撮像素子の出力信号は、第 1 の基板の第 1 の接続経路を介して半導体集積回路素子の所定の端子に入力される、請求項 1 ないし 3 いずれか 1 つに記載の内視鏡用撮像素子モジュール。

【請求項 5】

第 1 または第 2 の基板は内部空間を含み、当該内部空間内に電子部品が配され、当該電子部品が第 1 または第 2 の接続経路に電氣的に接続される、請求項 1 に記載の内視鏡用撮像素子モジュール。

30

【請求項 6】

第 1 の基板と半導体回路集積素子との間に接着剤が充填される、請求項 1 ないし 5 いずれか 1 つに記載の内視鏡用撮像素子モジュール。

【請求項 7】

ガラス部材と、

ガラス部材に対向して配された固体撮像素子と、

一方の面に 2 次元的に設けられた複数の端子を含み、当該一方の面と対向する他方の面を固体撮像素子に接着させた半導体集積回路素子と、

40

第 1 の主面、第 1 の主面に対向する第 2 の主面、および第 1 の主面と第 2 の主面とに接続される側面を含み、少なくとも第 1 の主面または第 2 の主面と側面との間に複数の電氣的な接続経路を有し、第 1 の主面が半導体集積回路素子の一方の面の複数の端子に接続された基板と、

固体撮像素子の端子を基板の側面に電氣的に接続する接続リードと、

を含む内視鏡用撮像素子モジュール。

【請求項 8】

ガラス部材と、

ガラス部材に対向して配された固体撮像素子と、

50

固体撮像素子と積層する方向に配される複数の基板であって、各基板は、第１の主面、第１の主面と対向する第２の主面、および第１の主面と第２の主面とを接続する側面を含み、少なくとも第１の主面または第２の主面と側面との間に電氣的な接続経路を含む、前記複数の基板と、

複数の基板の各基板間に配される複数の半導体集積回路素子であって、各半導体集積回路素子は、一方の主面に２次元的に配された複数の端子を含み、当該複数の接続端子が近接する基板の第１の主面または第２の主面に接続される、前記複数の半導体集積回路素子と、

固体撮像素子の端子と所定の基板の側面および各基板の側面を接続する接続リードとを含む内視鏡用撮像素子モジュール。

10

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、電子内視鏡に用いられる内視鏡用撮像モジュールに関し、特に、撮像モジュール内の部品の構成に関する。

【背景技術】

【０００２】

固体撮像素子として、超小型のＣＣＤやＣＭＯＳセンサーが開発され、これらが医療用の電子内視鏡へ応用されている。電子内視鏡は、人体に挿入され、患部等の撮像を行うものであり、小型化が望まれている。

20

【０００３】

特許文献１に示される固体撮像装置は、ＣＣＤに接続されるフレキシブルな回路基板の一方の面側にチップコンデンサやＩＣの電子部品を集中して実装し、他方の面側にケーブルの信号線を接続する出力信号ランド、垂直転送パルスランド、水平転送パルスランド等を集中して配置させている。これにより、固体撮像装置の小型化を図り、かつ高密度パターン配置によるクロストークの影響を防止している。

【０００４】

また特許文献２に示される電子内視鏡用固体撮像装置は、半導体素子を形成した半導体素子基板上に、薄膜コンデンサが積層された薄膜コンデンサ素子基板と、ＣＣＤを形成した固体撮像素子基板と、カラーフィルタとを順に積層し、かつ、固体撮像素子、半導体素子および薄膜コンデンサを電氣的に接続する電氣的接続材を有する構造を開示している。これにより、小型化、薄型化された内視鏡用固体撮像装置を提供している。

30

【０００５】

【特許文献１】特開２００１－２５７９３７号

【特許文献２】特開平９－４６５６６号

【発明の開示】

【発明が解決しようとする課題】

【０００６】

しかしながら、従来の電子内視鏡用撮像装置には、次のような課題がある。図７は、内視鏡用撮像装置に用いられる撮像モジュールの代表的な構成例を示す断面図である。撮像モジュールは、内視鏡撮像装置の先端部を構成するケースもしくはハウジング内に収容される。撮像モジュールは、ＣＣＤやＣＭＯＳセンサー等の固体撮像素子１０を含み、撮像素子の上面には、その受光面を保護するための矩形状のガラスリッド１２が配されている。固体撮像素子１０とガラスリッド１２の間には、紫外線硬化樹脂などの光学用接着剤１４が充填され、両者が固定されている。セラミック基板１６は、固体撮像素子１０を支持するとともに、固体撮像素子と両面基板２６との間の電氣的インターフェースを提供する。撮像素子１０の上面に形成された突起状の bumps 端子１８は、ＴＡＢテープの外部リード２０によってセラミック基板１６の側面端子部２２に電氣的に接続される。また、セラミック基板１６の底面の端子部には外部リード２４を介してチップコンデンサ２８やバッファＩＣ３０などがはんだ実装された両面基板２６が接続されている。セラミック基板１

40

50

6 は、例えば積層セラミック基板を用い、側面端子部 2 2 と底面の端子部との間に複数の接続経路を形成している。

【0007】

しかし、図 8 に示すように、撮像素子の仕様などに応じて、撮像素子が必要とするコンデンサ 2 8 やバッファ IC 3 0 が複数個存在する場合には、実装する部品数に合わせてスペースを確保するため、両面基板 2 6 を軸方向に長くする必要がある。そうすると、撮像モジュールの全長が長くなってしまい、その結果として、撮像モジュールを収容するケースの外形サイズ、特に長さ方向のサイズが大きくなってしまふ。小型化が要求される内視鏡にとって、撮像部分を構成する先端部分が大きくなることは、大きな問題であり、商品価値を左右する大きな原因でもある。

10

【0008】

一方、特許文献 1 でも、フレキシブル基板上に電子部品を実装するため、同じような課題がある。また、特許文献 2 に示す撮像装置は、固体撮像素子、薄膜コンデンサ、半導体素子を積層させているが、最下層に半導体素子が配置されており、半導体素子への機械的強度が考慮されておらず、外部からの振動や圧力によって半導体素子にダメージを与えられるおそれがある。

【0009】

そこで本発明は、上記従来の課題を解決し、半導体素子を保護しつつ、外形サイズの小型化が可能な内視鏡用撮像モジュールを提供することを目的とする。

【課題を解決するための手段】

20

【0010】

本発明に係る内視鏡用撮像モジュールは、ガラス部材と、ガラス部材の一方の面側に配された固体撮像素子と、第 1 の主面とこれに対向する第 2 の主面を含み、第 1 の主面が固体撮像素子に近接するように配され、少なくとも固体撮像素子との間で電気的なインターフェースを提供するための第 1 の接続経路を含む第 1 の基板と、一方の面に 2 次元的に設けられた複数の端子を含み、当該複数の端子が第 1 の基板の第 2 の主面と対向するように配された半導体集積回路素子と、第 1 の主面とこれに対向する第 2 の主面を含み、第 1 の主面が半導体集積回路素子に近接するように配され、少なくとも半導体集積回路素子との間で電気的なインターフェースを提供するための第 2 の接続経路を含む第 2 の基板とを含んで構成される。

30

【0011】

好ましくは、第 1 の基板は、各層に所望の導電パターンが形成された積層セラミック基板を含み、第 1 の基板は、第 1 の主面と第 2 の主面とを接続する側面に導電パターンにより形成された複数の側面端子部と、少なくとも第 1 または第 2 の主面に導電パターンにより形成された複数の端子部とを含み、第 1 の接続経路は、複数の側面端子部と複数の端子部との間に複数の接続経路を含む。同様に、第 2 の基板は、各層に所望の導電パターンが形成された積層セラミック基板を含み、第 2 の基板は、第 1 の主面と第 2 の主面とを接続する側面に導電パターンにより形成された複数の側面端子部と、少なくとも第 1 または第 2 の主面に導電パターンにより形成された複数の端子部とを含み、第 2 の接続経路は、複数の側面端子部と複数の端子部との間に複数の接続経路を含む。

40

【0012】

好ましくは、固体撮像素子の出力信号は、第 1 の基板の第 1 の接続経路を介して半導体集積回路素子の所定の端子に入力される。さらに、第 1 または第 2 の基板は内部空間を含み、当該内部空間内に電子部品が配され、電子部品が第 1 または第 2 の接続経路に電気的に接続されるようにしてもよい。また、第 1 の基板と半導体回路集積素子との間に接着剤が充填されるようにしてもよい。

【0013】

本発明の他の内視鏡用撮像モジュールは、ガラス部材と、ガラス部材に対向して配された固体撮像素子と、一方の面に 2 次元的に設けられた複数の端子を含み、当該一方の面と対向する他方の面を固体撮像素子に接着させた半導体集積回路素子と、第 1 の主面、第 1

50

の主面に対向する第２の主面、および第１の主面と第２の主面とに接続される側面を含み、少なくとも第１の主面または第２の主面と側面との間に複数の電氣的な接続経路を有し、第１の主面が半導体集積回路素子の一方の面の複数の端子に接続された基板と、固体撮像素子の端子を基板の側面に電氣的に接続する接続リードとを含んで構成される。

【００１４】

本発明の他の内視鏡用撮像モジュールは、ガラス部材と、ガラス部材に対向して配された固体撮像素子と、固体撮像素子と積層する方向に配される複数の基板であって、各基板は、第１の主面、第１の主面に対向する第２の主面、および第１の主面と第２の主面とを接続する側面を含み、少なくとも第１の主面または第２の主面と側面との間に電氣的な接続経路を含む、前記複数の基板と、複数の基板の各基板間に配される複数の半導体集積回路素子であって、各半導体集積回路素子は、一方の主面に２次元的に配された複数の端子を含み、当該複数の接続端子が近接する基板の第１の主面または第２の主面に接続される、前記複数の半導体集積回路素子と、固体撮像素子の端子と所定の基板の側面および各基板の側面を接続する接続リードとを含んで構成される。

10

【発明の効果】

【００１５】

本発明に係る内視鏡用撮像モジュールは、半導体集積回路素子を基板でサンドイッチし、かつこれらを固体撮像素子に積層させたので、半導体集積回路素子の機械的な強度を保持しつつ、撮像モジュールの外形サイズ、特に、積層方向のサイズを従来よりも非常に小さくすることができる。これにより撮像モジュールを収容する内視鏡の先端部の外形サイズの小型化を図ることができる。

20

【発明を実施するための最良の形態】

【００１６】

以下、本発明を実施するための最良の形態について図面を参照して説明する。

【実施例】

【００１７】

図１は、本発明の第１の実施例に係る内視鏡用撮像モジュールの構成を示す断面図である。なお、従来の説明で用いた図７と同一構成については、同一参照番号を付してある。図１において、本実施例の撮像モジュール１００は、ガラスリッド１１０、ＣＣＤまたはＣＭＯＳセンサー等の固体撮像素子１２０、セラミック基板１３０、半導体集積回路素子１４０およびセラミック基板１５０を積層した構造を有する。

30

【００１８】

ガラスリッド１１０は、光学用接着剤１４を介して固体撮像素子１２０の受光面側に接着され、固体撮像素子１２０の裏面は、セラミック基板１３０によって機械的に支持される。セラミック基板１３０は、複数のセラミック層を積層した積層基板であり、各層の上面、側面および底面には、所望の複数の導電パターンが形成されている。各セラミック層が積層されたとき、セラミック基板１３０の側面には、導電パターンによる複数の側面端子部１３２が形成され、また、底面にも導電パターンによる複数の底面端子部１３４が形成される。これにより、側面端子部１３２と底面端子部１３４との間には、複数の導電経路が形成される。なお、側面端子部１３２および底面端子部１３４は、導電パターンの一部であっても良く、あるいは導電パターン上に金属パッド層を含むものであってもよい。

40

【００１９】

セラミック基板１３０の最上層が接着剤を介して固体撮像素子１２０に接着される。固体撮像素子１２０の bumps 端子１８は、外部リード２０によってセラミック基板１３０の側面端子部１３２に電氣的に接続される。外部リード２０は、側面端子部１３２とはんだ付け等により接続される。

【００２０】

好ましくは、固体撮像素子の出力信号が、外部リード２０、側面端子部１３２および底面端子部１３４を介して半導体集積回路素子１４０の端子１４２に入力される。

【００２１】

50

半導体集積回路素子 140 は、ウエハーレベルの CSP (チップサイズパッケージ) であり、固体撮像素子 110 の出力信号を増幅する増幅回路や信号を一時的に保持するバッファ回路などを集積している。半導体集積回路素子 140 の一方の面には、バンプ状の複数の端子 142 が設けられ、これらの端子 142 は、入力端子、出力端子、および電源供給端子等を含んでいる。

【0022】

半導体集積回路素子 140 は、端子 142 がセラミック基板 130 の底面端子部 134 に対向するように位置決めされる。複数の端子 142 は、底面端子部 134 とはんだ付けにより接続される。複数の端子 142 を底面端子部 134 にはんだ接続することで一定の接合強度は得られるが、より接合強度を増加させるために、セラミック基板 130 と半導体集積回路素子 140 との間に接着剤を介在させるようにしてもよい。

10

【0023】

セラミック基板 150 は、セラミック基板 130 と同様に、複数のセラミック層を積層した積層基板から構成される。各基板には複数の所望の導電パターンが形成され、各層を積層することで、セラミック基板 150 の側面および底面に複数の側面端子部 152 および底面端子部 154 が形成され、側面端子部 152 と底面端子部 154 との間に複数の導電経路が形成される。

【0024】

セラミック基板 130 とセラミック基板 150 の側面端子部 132 と 152 の間は、外部リード 156 によって接続される。また、セラミック基板 150 の側面端子部 152 または底面端子部 154 には、図示しないケーブルに含まれる外部リード 158 がはんだ接続される。外部リードは、信号ラインおよび電源供給ライン等を含んでいる。好ましくは、半導体集積回路素子 140 の出力端子から出力される出力信号は、セラミック基板 130 の底面端子部 134、側面端子部 132、外部リード 156、セラミック基板 150 の側面端子部 152 および底面端子部 154 を介してケーブルの信号ラインに接続される。また、ケーブルからの電源供給ラインは、セラミック基板 150 の側面端子部 152 およびセラミック基板 130 の側面端子部 132 を介して直接に固体撮像素子 120 に供給されるようにしてもよい。この場合、外部リード 20 と外部リード 156 とを連結するようにしてもよい。

20

【0025】

こうして、半導体集積回路素子 140 は、上下のセラミック基板 130、150 にサンドイッチされ、外部からの応力や振動に耐えることができる機械的強度を得る。

30

【0026】

さらに、セラミック基板 130、150 に挟み込まれた半導体集積回路素子 140 に種々の電子回路機能を含ませることにより、従来の撮像モジュールに必要とされた電子回路部品の一部もしくは全部を省略させることにより、撮像モジュールの長さ方向 L の距離を格段に小さくすることができる。本実施例の撮像モジュールであれば、例えば、ガラスリッド 110 の厚さを、0.5 mm、固体撮像素子 120 の厚さを 0.4 mm、セラミック基板 130、150 の厚さをそれぞれ 0.5 mm、半導体集積回路素子 140 の厚さを 0.4 mm で構成することができ、撮像モジュールの長さ L を、約 1.8 mm とすることができる。従って、撮像モジュールを組み込んだ電子内視鏡の先端部の外形サイズも小型化することが可能となる。

40

【0027】

次に本発明の第 2 の実施例に係る内視鏡用撮像モジュールの構成を図 2 に示す。第 2 の実施例の撮像モジュール 101 は、半導体集積回路素子 140 をセラミック基板 130 を介さずに、固体撮像素子 120 に接合させている。半導体集積回路素子 140 およびセラミック基板 150 は、第 1 の実施例の状態から 180 度反転させられている。すなわち、半導体集積回路素子 140 の他方の面が接着剤等により固体撮像素子 120 の裏面に接着され、半導体集積回路素子 140 の一方の面に形成された複数の端子 142 (入力および出力端子を含む) がセラミック基板 150 の底面端子部 154 にそれぞれはんだ付けによ

50

り接続されている。

【0028】

また、固体撮像素子120のバンブ端子18に接続された外部リード20は、セラミック基板150の側面端子部152に接続されるように延在されている。これにより、固体撮像素子120の出力信号が、側面端子部152、底面端子部154、および入力端子142を介して半導体集積回路素子140に入力される。半導体集積回路素子140の出力信号は、出力端子142、底面端子部154、および側面端子部152を介して信号ラインを構成する外部リード158に接続される。なお、半導体集積回路素子140とセラミック基板150との接合強度を増加させるために、その間に接着剤を充填させても良い。

【0029】

第2の実施例によれば、固体撮像素子の一面を利用して半導体集積回路素子140をセラミック基板150との間で挟持するようにしたので、第1の実施例と比較してセラミック基板を1つ省略することができ、その分だけ、撮像モジュールの長さLを短くすることができる。

【0030】

次に、本発明の第3の実施例に係る内視鏡用撮像モジュールの構成を図3に示す。第3の実施例では、第1の実施例で用いた積層構造において、セラミック基板150内に形成された内部空間160内にコンデンサ等の電子部品162を組み込んだものである。内部空間160内において電子部品162は、所定の導電パターンと電氣的に接続される。これにより、半導体集積回路素子とは異なる機能を備えた電子部品を、撮像モジュールの長さLをさほど大きくすることなく実装することができる。

【0031】

次に、本発明の第4の実施例に係る内視鏡用撮像モジュールの構成を図4に示す。第4の実施例では、撮像モジュール104は、第1の実施例の構成に加えて、さらに半導体集積回路素子200、210と、これらの素子をサンドイッチするセラミック基板220、230を備えている。半導体集積回路素子200、210は、第1の実施例と同様に、CSPであり、その一面に複数の端子202、204を備えている。セラミック基板220、230は、第1の実施例と同様に、積層基板であり、複数の側面端子部222、232および複数の底面端子部224、234を含み、それらの端子部間に複数の導電経路を形成する。セラミック基板150、220、230の側面端子部152、222、232は、外部リード240、242によって電氣的に接続される。

【0032】

また、第4の実施例における撮像モジュール104において、第3の実施例に示した電子部品を内部に組み込んだ基板を適用しても良い。図5は、電子部品を内部に組み込んだセラミック基板150の適用例を示している。

【0033】

図6は、本実施例による内視鏡用撮像モジュールによる小型化の効果を説明する表である。この表では、半導体集積回路素子の数量を1つから6まで増加させたときの撮像モジュールの長さとその容積を、従来例の場合と対比している。素子数が1とは、撮像モジュールが第1の実施例のように1つの半導体集積回路素子を含む場合である。半導体集積回路素子数が増加したとき、それをサンドイッチするセラミック基板も増加される（例えば、第4の実施例）。設定条件として、セラミック基板の厚さを0.5mm、固体撮像素子の厚さを0.4mm、半導体集積回路素子の厚さを0.4mmとした。本実施例の撮像モジュールの長さLは、ガラスリッドを除いた、固体撮像素子の表面からセラミック基板の底面までの長さLであり（図1を参照）、従来の撮像モジュールは、図7および図8に示すように、固体撮像素子の表面から両面基板の端部までの長さである。また、固体撮像素子や半導体集積回路素子の外形（平面形状）は矩形形状であるが、ここでは、直径が3mm（3）の円に近似して計算を行っている。

【0034】

本実施例の場合、集積回路素子数が1つ増加する毎に厚さが0.9mm増加するが、表

10

20

30

40

50

からも明らかなように、従来方法に比べて撮像モジュールLの長さおよび容積は小さくなり、その結果、容積比も従来の約半分程度に小型化することができる。

【0035】

以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。

【産業上の利用可能性】

【0036】

本発明に係る内視鏡用撮像モジュールは、医療用の内視鏡用撮像装置や内視鏡撮像システムに利用され、これ以外にも、人間の視覚によって認識することが困難な場所、例えば 10
スペースが限られた配管、あるいは人体に危険があるような機械設備等において利用することができる。

【図面の簡単な説明】

【0037】

【図1】本発明の第1の実施例に係る内視鏡用撮像モジュールの構成を示す断面図である。

【図2】本発明の第2の実施例に係る内視鏡用撮像モジュールの構成を示す断面図である。

【図3】本発明の第3の実施例に係る内視鏡用撮像モジュールの構成を示す断面図である。

【図4】本発明の第4の実施例に係る内視鏡用撮像モジュールの構成を示す断面図である。

【図5】第4の実施例の内視鏡用撮像モジュールの変形例を示す図である。

【図6】本発明の実施例による撮像モジュールの小型化の効果を説明する表である。

【図7】従来の内視鏡用撮像モジュールの構成を示す断面図である。

【図8】従来の内視鏡用撮像モジュールの課題を説明する図である。

【符号の説明】

【0038】

100、101、102、103、104：内視鏡用撮像モジュール

110：ガラスリッド

120：固体撮像素子

130、150、220、230：セラミック基板

132、152、222、232：側面端子部

134、154、224、234：底面端子部

140、200、210：半導体集積回路素子

142、202、212：端子


20、156、158、240、242：外部リード

10


20

30


【図 1】




【図 2】




【図 3】



【図 4】




【 図 5 】




【 図 6 】

数	従来方法の場合			本実施例による場合			
	外形(mm)	長さ(mm)	容積	外形(mm)	長さ(mm)	容積	容積比
1	Φ3	3.0	21.21	Φ3	1.8	12.72	0.60
2	Φ3	6.0	42.41	Φ3	2.7	19.08	0.45
3	Φ3	9.0	63.62	Φ3	3.6	25.43	0.40
4	Φ3	12.0	84.82	Φ3	4.5	31.79	0.37
5	Φ3	15.0	106.03	Φ3	5.4	38.15	0.36
6	Φ3	18.0	127.23	Φ3	6.3	44.51	0.35

【 図 7 】



【 図 8 】



专利名称(译)	用于内窥镜的成像模块		
公开(公告)号	JP2006025852A	公开(公告)日	2006-02-02
申请号	JP2004204890	申请日	2004-07-12
申请(专利权)人(译)	德州仪器日本有限公司		
[标]发明人	山下友和		
发明人	山下 友和		
IPC分类号	A61B1/04 G02B23/24 H04N5/225 H04N5/335 H01L27/14		
FI分类号	A61B1/04.372 G02B23/24.B H04N5/225.D H04N5/335.V H01L27/14.D A61B1/04.530 A61B1/05 H01L27/146.D H04N5/225		
F-TERM分类号	2H040/FA13 2H040/GA02 2H040/GA03 4C061/CC06 4C061/LL02 4C061/NN01 4C061/PP06 4C061/SS01 4M118/AA10 4M118/AB01 4M118/BA10 4M118/BA14 4M118/HA12 4M118/HA22 4M118/HA26 4M118/HA31 5C024/BX02 5C024/EX22 5C024/EX23 5C024/EX25 5C122/DA26 5C122/EA54 5C122/FC01 5C122/GE06 5C122/GE11 5C122/GE18 5C122/HB09 4C161/CC06 4C161/LL02 4C161/NN01 4C161/PP06 4C161/SS01		
代理人(译)	片寄乔三		
外部链接	Espacenet		

摘要(译)

提供用于内窥镜的成像模块，其可以减小外部尺寸。内窥镜成像模块（100）被布置为靠近玻璃盖（110），固态成像装置（120）和固态成像装置（120），并提供与固态成像装置（120）的电接口。陶瓷基板130，其包括用于多个端子142的导电路径，布置成面对陶瓷基板130并布置在半导体集成电路元件140附近的半导体集成电路元件140，陶瓷基板150包括用于提供至少与半导体集成电路器件140的电接口的导电路径。[选型图]图1

